Nos produits

Formations

Catalogue

Catalogue
au format PDF

Logo F.E.D.E.R

Réf. Formation Pdf Durée Dates Lieu Tarif
5193 ARM1176 SYSTEM DESIGN ARM1176 SYSTEM DESIGN 4 j. nous consulter Paris -

CénoSYS vous propose également des formations de thématique apparentée :  +  Afficher la liste  -  Masquer la liste

5187 Freescale eTPU Freescale eTPU 3 j. nous consulter - -
5180 ARM Cortex A5 ARM Cortex A5 4 j. 12..15/06/12 Paris 2000 €
5181 ARM Cortex A8 ARM Cortex A8 4 j. 19..22/06/12 Paris 2000 €
5182 ARM Cortex A9 ARM Cortex A9 4 j. 29..01/06/12 Paris 2000 €
5176 ARM Cortex M0 ARM Cortex M0 2 j. 12..14/06/12 Paris -
5178 ARM Cortex M1 ARM Cortex M1 4 j. 26..29/06/12 Paris 2000 €
5179 ARM Cortex M3 ARM Cortex M3 4 j. 05..08/06/12 Paris 2000 €
5177 ARM Cortex M4 ARM Cortex M4 4 j. 19..22/06/12 Paris 2000 €
5191 ARM Cortex R4 ARM Cortex R4 4 j. nous consulter - -
5183 ARM STM32 ARM STM32 4 j. nous consulter - -
5192 ARM1136 SYSTEM DESIGN ARM1136 SYSTEM DESIGN 4 j. 15..18/05/12 Paris 2000 €
5184 ARM7 ARM9 conception système ARM7 ARM9 conception système 4 j. 26..29/06/12 Paris 2000 €
5128 Microcontrôleur Microchip PIC18 assembleur et langage C Microcontrôleur Microchip PIC18 assembleur et langage C 4 j. 26..29/06/12 Le Mans 1770 €
5185 PowerPC MPC55xx PowerPC MPC55xx 5 j. nous consulter - -
5159 Processeurs ARM - Microcontroleurs ARM7/9 Processeurs ARM - Microcontroleurs ARM7/9 4 j. nous consulter - -

Imprimer la fiche

imprimante

Formation ARM1176 SYSTEM DESIGN

email

Demande d'information

Réf. : 5193

Demande d'information email

Objectifs
Cette formation ARM1176, assurée par des formateurs habilités ARM™, aborde la problématique de la conception d’un système contenant un coeur processeur ARM11.
Elle permet :
  • d'employer les microprocesseurs des familles ARM1176 dans la conception de systèmes complexes,
  • d'identifier les différents blocs qui les composent,
  • d'examiner en détail le fonctionnement du cœur et des différents bus internes,
  • de mettre en œuvre les différentes fonctions du microcontrôleur grâce aux travaux pratiques sur environnements CodeWarrior/ADS/AXD, Eclipse/RVDS, Keil µVision, GNU/Lauterbach simulator, ou IAR Workbench,
  • de décrire précisément les échanges de données entre le cœur système et les périphériques.

Programme

1èrejournée

Architecture ARM
  • Vue générale d’ARM
  • Modes de fonctionnement ARM
  • L’ensemble des registres ARM
  • Program Statuts Registers
  • Gestion d’exception, table des vecteurs, commutation automatique en mode ARM
  • Ensemble d’instructions : branchement et sous-routines
Architecture du cœur ARM11
  • Parallélisation des opérations dans le ARM11
    (superscalar pipeline)
  • Prédiction des branchements statiques vs dynamiques
  • Exécution des transactions en mode dégradé de l'ARM11
  • Pile de retour des sous-routines de l'ARM11
Vue d'ensemble de l'ARM1176
  • Bloc diagramme
  • Interfaces AXI (AMBA3)
  • Exemple système ARM1176
  • Reset et Horloge
  • Démarrage
Sous-système mémoire
  • Généralités sur le cache
  • Point particulier sur le "Memory abort"
  • Jeu d'instructions relatif à la mémoire
  • Détail sur le flux mémoire entre la mémoire principale, le cache des niveaux 1 et 2
  • Memoires internes (Tightly Coupled Memories)
  • Configuration et contrôle via CP15

2èmejournée

Gestion et protection mémoire
  • Introduction à la gestion des pages mémoires
  • Architecture de la mémoire virtuelle V6
  • Endianness ARM V6
  • Alignement des données
  • Memory Barriers
Jeu d'instructions ARMv6
  • Nouvelles classes d'instructions
  • Multiplication standard
  • Multiplication "longue"
  • Packed data types
  • V6z, mode économie d'énergie via l'instruction NOP32
Contrôleur d'interruption
  • Le contrôleur d'interruption
  • Primecell VICs
  • Réduction des temps de latence via la génération automatique des vecteurs d'interruptions
  • Chronogramme de base du VIC
  • Priorité et masquage des interruptions
TrustZone
  • Concept de la TrustZone
  • Transitions sécurisées à non sécurisées
  • Les registres associés du CP15

3èmejournée

AHB – ADVANCED HIGH PERFORMANCE BUS
  • Transferts de données avec AHB
  • Utilisation des signaux HREADY, HRESP et HTRANS
  • Implémentation de transaction indivisible
Protocole AXI
  • Topologie : Connexion directe, multimaître, multicouche
  • Interconnexion AXI PL300
  • Canaux AXI et handshake
  • Support pour les transferts de données non alignées
  • Ordonnancement des transactions, exécution en mode dégradé
  • Chronogrammes de lectures et d'écritures en mode "burst"
APB - BUS PÉRIPHÉRIQUES AVANCÉS
  • Étage de décodage d'adresses
  • Interconnect APB
  • AMBA3 dans l'APB
Débogage de l'ARM11
  • Généralité sur le débogage
  • Code embarqué pour le débogage
  • Interface DBGTAP
La trace sur un système ARM11
  • Trace temps réel
  • L'ETM11
  • Trace avec ETM11
  • Mise en œuvre d’une trace ETB

4èmejournée

Système mémoire des niveaux 1 et 2
  • Interaction entre le cache et les TCM
  • Canaux du DMA
  • Endianness
  • Transferts de données périphériques
  • Ports AHB
  • Mise en œuvre du cache de niveau 2 (L210)
Synchronisation Multiprocesseurs
  • Introduction à la notion de sémaphores
  • Utilisation de l'instruction SWP
  • Utilisation des instructions de synchronisation : LDREX, STREX et CLREX
Contrôle intelligent d'énergie
  • Contrôle d'énergie conventionnelle
Synthèse et conclusion

Participants
Des notions de base en électronique numérique, conception ASIC sont souhaitables.
Une connaissance générale de l’ARM, et en particulier la connaissance du jeu d’instructions ARM V4T et V5TE, est vivement recommandée.

Matériel à disposition des participants
Pour un stage intra-entreprise sur site, les travaux pratiques pourront être réalisés sur les environnements suivants : Eclipse/RVDS, ARM Development Studio 5 (DS-5), GNU/Lauterbach simulator.
Pour les stages interentreprises, les travaux pratiques seront assurés sur l’environnement ARM Development Studio 5 (DS-5).

Supports de formation ARM 1176 :
  • Classeur de cours

Modalités
Sessions interentreprises :
  • Tarif : Nous consulter
  • Durée : 4 jours
  • Formateur : Ingénieur spécialiste en architecture microprocesseur et bus industriel habilité ARM™
Sessions intra-entreprise sur mesure :
Calendrier et tarifs, nous consulter
email

Demande d'information

 

 

 

[Accueil] [La société] [Formation] [Catalogue formation] [Bureau d'études] [Produits] [Contacts] [Mentions légales]

 

© 2011 CénoSYS - 10 rue Xavier Bichat - 72000 Le Mans - France
Tél: +33(0)2 43 51 17 97 - Fax: +33(0)2 43 51 17 98 - contact@cenosys.com